Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.
Model No: NSO4GU3AB
transport: Ocean,Air,Express,Land
Rodzaj płatności: L/C,T/T,D/A
Incoterm: FOB,EXW,CIF
4GB 1600 MHz 240-pin DDR3 UDIMM
Historia zmian
Revision No. |
History |
Draft Date |
Remark |
1.0 |
Initial Release |
Apr. 2022 |
|
Zamawianie tabeli informacji
Model |
Density |
Speed |
Organization |
Component Composition |
NS04GU3AB |
4GB |
1600MHz |
512Mx64bit |
DDR3 256Mx8 *16 |
Opis
Niepłynne DDR3 SDRAM Hengstar DDRAM (niepołączona podwójna szybkość danych synchronicznych DRAM podwójne moduły pamięci in-line) to moduły pamięci o niskiej mocy, szybkiej obsługi, które używają urządzeń DDR3 SDRAM. NS04GU3AB to 512m x 64-bitowy dwie rangi 4 GB DDR3-1600 CL11 1,5 V SDRAM Product Dimm Product, oparty na szesnastu 256m x 8-bitowych komponentów FBGA. SPD jest zaprogramowany do standardowego czasu opóźnienia JEDEC standardowego czasu DDR3-1600 11-11-11 przy 1,5 V. Każdy 240-pinowy DIMM używa złotych palców kontaktowych. Niepłynne DIMM SDRAM jest przeznaczone do użycia jako pamięci głównej po zainstalowaniu w systemach takich jak komputery i stacje robocze.
Cechy
Dostawa mocy: VDD = 1,5 V (1,425 V do 1,575 V)
VDDQ = 1,5 V (1,425 V do 1,575 V)
800 MHz FCK dla 1600 MB/s/pin
8 Niezależny bank wewnętrzny
Programowalne opóźnienie CAS: 11, 10, 9, 8, 7, 6
Programowalne opóźnienie addytywne: 0, cl - 2 lub cl - 1 zegar
8-bitowy wstępny dochód
BURST Długość: 8 (przeplatanie bez żadnego limitu, sekwencyjny z tylko adresem początkowym „000”), 4 z TCCD = 4, co nie pozwala na bezproblemowe odczyt ani zapisu [ani w locie za pomocą A12 lub MRS]
BI-DIRECTIONAL DATA DATA STROBE
Kalibracja międzynarodowa (samo); Wewnętrzna kalibracja za pośrednictwem PIN ZQ (RZQ: 240 OHM ± 1%)
Zakończenie matrycy za pomocą PIN ODT
Średni okres odświeżania 7.8 US w niższym niż Tcase 85 ° C, 3,9US w 85 ° C <Tcase <95 ° C
Resetazyjny reset
Występowna siła napędu danych wyjściowych
Fly-by Topology
PCB: Wysokość 1,18 ”(30 mm)
rohs zgodny i wolny od halogenu
Kluczowe parametry czasu
MT/s |
tRCD(ns) |
tRP(ns) |
tRC(ns) |
CL-tRCD-tRP |
DDR3-1600 |
13.125 |
13.125 |
48.125 |
2011/11/11 |
Tabela adresu
Configuration |
Refresh count |
Row address |
Device bank address |
Device configuration |
Column Address |
Module rank address |
4GB |
8K |
32K A[14:0] |
8 BA[2:0] |
2Gb (256 Meg x 8) |
1K A[9:0] |
2 S#[1:0] |
Opisy pinów
Symbol |
Type |
Description |
Ax |
Input |
Address inputs: Provide the row address for ACTIVE commands, and the column |
BAx |
Input |
Bank address inputs: Define the device bank to which an ACTIVE, READ, WRITE, or |
CKx, |
Input |
Clock: Differential clock inputs. All control, command, and address input signals are |
CKEx |
Input |
Clock enable: Enables (registered HIGH) and disables (registered LOW) internal circuitry |
DMx |
Input |
Data mask (x8 devices only): DM is an input mask signal for write data. Input data is |
ODTx |
Input |
On-die termination: Enables (registered HIGH) and disables (registered LOW) |
Par_In |
Input |
Parity input: Parity bit for Ax, RAS#, CAS#, and WE#. |
RAS#, |
Input |
Command inputs: RAS#, CAS#, and WE# (along with S#) define the command being |
RESET# |
Input |
Reset: RESET# is an active LOW asychronous input that is connected to each DRAM and |
Sx# |
Input |
Chip select: Enables (registered LOW) and disables (registered HIGH) the command |
SAx |
Input |
Serial address inputs: Used to configure the temperature sensor/SPD EEPROM address |
SCL |
Input |
Serial |
CBx |
I/O |
Check bits: Used for system error detection and correction. |
DQx |
I/O |
Data input/output: Bidirectional data bus. |
DQSx, |
I/O |
Data strobe: Differential data strobes. Output with read data; edge-aligned with read data; |
SDA |
I/O |
Serial |
TDQSx, |
Output |
Redundant data strobe (x8 devices only): TDQS is enabled/disabled via the LOAD |
Err_Out# |
Output (open |
Parity error output: Parity error found on the command and address bus. |
EVENT# |
Output (open |
Temperature event: The EVENT# pin is asserted by the temperature sensor when critical |
VDD |
Supply |
Power supply: 1.35V (1.283–1.45V) backward-compatible to 1.5V (1.425–1.575V). The |
VDDSPD |
Supply |
Temperature sensor/SPD EEPROM power supply: 3.0–3.6V. |
VREFCA |
Supply |
Reference voltage: Control, command, and address VDD/2. |
VREFDQ |
Supply |
Reference voltage: DQ, DM VDD/2. |
VSS |
Supply |
Ground. |
VTT |
Supply |
Termination voltage: Used for control, command, and address VDD/2. |
NC |
– |
No connect: These pins are not connected on the module. |
NF |
– |
No function: These pins are connected within the module, but provide no functionality. |
Uwagi : Poniższa tabela opisu PIN jest kompleksową listą wszystkich możliwych pinów dla wszystkich modułów DDR3. Wszystkie wymienione piny mogą nie być obsługiwane na tym module. Informacje na temat tego modułu znajdują się przypisania PIN.
Funkcjonalny schemat blokowy
4 GB, moduł 512mx64 (2Rank x8)
Wymiary modułu
Przedni widok
Przedni widok
Uwagi:
1. wszystkie wymiary znajdują się w milimetrach (cale); Max/min lub typowe (typowe) tam, gdzie odnotowano.
2. Tolerancja na wszystkie wymiary ± 0,15 mm, chyba że określono inaczej.
3. Schemat wymiarowy jest wyłącznie w celach informacyjnych.
Kategorie o produkcie : Przemysłowe akcesoria modułów inteligentnych
Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.
Fill in more information so that we can get in touch with you faster
Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.